This is an old revision of the document!
Makefile
Pour compiler automatiquement et efficacement un projet de programmation, le Makefile est une solution élégante.
Un fichier Makefile est un simple fichier texte qui définit un ensemble de régles, chaque règle permettant de générer un fichier cible à partir de ses dépendances (une liste de fichiers). Voici la syntaxe d'un règle :
cible1: dep1 dep2 dep3 ...
commande
Attention, il faut une tabulation avant d'écrire la commande qui réalise la cible !
Notons que la commande n'est exécutée que si le fichier cible1 n'existe pas, ou que la cible est périmée, c'est-à-dire qu'il y a au moins une dépendance qui est plus récente que la cible. Dans ce dernier cas, il faut mettre à jour la cible. Par ailleurs, les dépendances peuvent également être la cible d'autres règles. Dans ce cas, si le fichier d'une dépendance comme dep1 n'existe pas (ou qu'elle est périmée), alors on va appliquer cette autre règle en cascade pour mettre à jour cette dépendance, avant de mettre à jour cible1.
dep1: autredep1 autredep2 ...
autre_commande
Au final, grâce à un chaînage précis des dépendances, le Makefile permet de re-compiler un projet en ne mettant à jour que les cibles qui dépendent des fichiers modifiés.
Voici un exemple type de fichier Makefile pour le programme C précédent.
- Makefile
# variable standard pour la compilation CC=gcc # compilateur CFLAGS=-Wall -g -std=c99 # options de compilation LDFLAGS=-L. -lm # options de link CPPFLAGS= # options de preprocessing # cible principale (par défaut) all: toto # règle spécifique pour générer l'exécutable toto: toto.o tutu.o tata.o $(CC) $^ -o $@ $(LDFLAGS) # règle générique de compilation des fichiers C %.o: %.c $(CC) $(CFLAGS) -c $< -o $@ .PHONY: clean clean: rm -f *.o *~ toto
Dans ce Makefile, il y a quelques notions à comprendre :
- Les commentaires sont précédés du symbole #.
- La variable $@ représente la cible courante.
- La variable $^ représente la liste des dépendances.
- La variable $< représente la première dépendance.
- La cible .PHONY permet d'indiquer des cibles particulières qui ne sont pas des fichiers, comme par exemple clean.
Pour fabriquer une cible particulière, on fait make cible. Par défault, l'appel à make fabrique la première cible (all dans notre exemple.
$ make gcc -Wall -g -std=c99 -c toto.c -o toto.o gcc -Wall -g -std=c99 -c tutu.c -o tutu.o gcc -Wall -g -std=c99 -c tata.c -o tata.o gcc toto.o tutu.o tata.o -o toto -L. -lm $ make clean rm -f *.o *~ toto
Expliquer comment injecter automatiquement des dépendances complexes dans un Makefile grâce à l'option '-MM'de gcc.