User Tools

Site Tools


Writing /net/www/auesnard/teaching/data/meta/archi/proc.meta failed
archi:proc

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revisionPrevious revision
Next revision
Previous revision
archi:proc [2016/04/02 20:13] – [Processeur Complet] orelarchi:proc [2024/03/18 15:06] (current) – external edit 127.0.0.1
Line 1: Line 1:
 ====== Processeur Complet ====== ====== Processeur Complet ======
  
 +==== Circuit d'un processeur complet =====
  
-Voici une version simplifiée du CPU y86 en 4 bits avec 3 registres, le tout "soudé à la main" ou presque !+Voici une version simplifiée du CPU y86 (en 4 bits) réalisé avec le simulateur //SimCirJS//. Ce n'est pas encore la vraie architecture y86, mais on trouvera les principaux blocs fonctionnels : 
 +  * une //Register File// avec 3 registres 4 bits (R1R2, R3) 
 +  * un circuit ALU 
 +  * une ROM (16 instructions max) 
 +  * le bloc NewPC
  
-  * [[ http://dept-info.labri.fr/ENSEIGNEMENT/archi/circuits/mycpu.html | CPU 4bits]]+Parmi les instructions disponibles, on a déjà NOP, ADD, AND, XOR, IRMOV, RRMOV, JMP, HALT... 
  
-==== Circuit d'un processeur complet =====+  * [[ http://dept-info.labri.fr/ENSEIGNEMENT/archi/circuits/mycpu.html | My CPU 4bits]]
  
-//todo...// 
  
 ==== Processeur Séquentiel y86 ==== ==== Processeur Séquentiel y86 ====
Line 24: Line 28:
 L'ajout d'instruction se fait dans le code du simulateur en modifiant le code HCL du fichier //seq/seq-std.hcl// et éventuellement en ajoutant du code dans les fichiers //misc/isa.{c,h}// L'ajout d'instruction se fait dans le code du simulateur en modifiant le code HCL du fichier //seq/seq-std.hcl// et éventuellement en ajoutant du code dans les fichiers //misc/isa.{c,h}//
  
-==== Pipeline ==== 
  
-//todo// 
archi/proc.1459628007.txt.gz · Last modified: 2024/03/18 15:05 (external edit)