Writing /net/www/auesnard/teaching/data/meta/archi/proc.meta failed
archi:proc
Differences
This shows you the differences between two versions of the page.
Both sides previous revisionPrevious revisionNext revision | Previous revision | ||
archi:proc [2016/03/30 12:46] – [Processeur Séquentiel y86] orel | archi:proc [2024/03/18 15:06] (current) – external edit 127.0.0.1 | ||
---|---|---|---|
Line 3: | Line 3: | ||
==== Circuit d'un processeur complet ===== | ==== Circuit d'un processeur complet ===== | ||
- | //todo...// | + | Voici une version simplifiée du CPU y86 (en 4 bits) réalisé avec le simulateur //SimCirJS//. Ce n'est pas encore la vraie architecture y86, mais on trouvera les principaux blocs fonctionnels : |
+ | * une //Register File// avec 3 registres 4 bits (R1, R2, R3) | ||
+ | * un circuit ALU | ||
+ | * une ROM (16 instructions max) | ||
+ | * le bloc NewPC | ||
+ | |||
+ | Parmi les instructions disponibles, | ||
+ | |||
+ | * [[ http://dept-info.labri.fr/ | ||
==== Processeur Séquentiel y86 ==== | ==== Processeur Séquentiel y86 ==== | ||
Line 9: | Line 18: | ||
On se base dans cette partie sur le simulateur y86 et le langage HCL comme // | On se base dans cette partie sur le simulateur y86 et le langage HCL comme // | ||
- | * Simulateur y86 : http:// | + | * Simulateur y86 (version modifié Université de Bordeaux) |
- | * Sequential Processor Implementation : [[http:// | + | |
* Architecture Seq. y86 : [[http:// | * Architecture Seq. y86 : [[http:// | ||
+ | * Cours (Carnegie Mellon University) : [[http:// | ||
+ | * Cours de l' | ||
+ | * Supports : http:// | ||
+ | * Simulator Guide : http:// | ||
+ | |||
+ | |||
L' | L' | ||
- | ==== Pipeline ==== | ||
- | //todo// |
archi/proc.1459342007.txt.gz · Last modified: 2024/03/18 15:05 (external edit)